La Universidad de Guadalajara (UdeG) tendrá un laboratorio de ensamble, prueba y empaquetado de semiconductores.
"Son estudiantes que van a recibir el beneficio directo de poder realizar prácticas en este tipo de dispositivos de empaquetado de semiconductores", dijo Marco Pérez, rector del Centro Universitario de Ciencias Exactas e Ingenierías (CUCEI).
Te recomendamos
¿En qué consiste la línea ATP que estará a disposición de estudiantes?
Como parte del Plan Maestro para consolidar a Jalisco como líder en el ramo de semiconductores, la empresa INFINEON donó al CUCEI, una línea de ensamble, prueba y empaquetado de semiconductores, mejor conocido como ATP, por sus siglas en inglés.
"Está donando una línea de ATP, es una línea que se usa en la industria, es una línea real que pondrá a las personas en condiciones reales de producción para tener un centro de formación que estará ubicado dentro de la Universidad de Guadalajara", dijo Cindy Blanco, secretaria de Desarrollo Económico Jalisco.
Esta donación abre paso a que hasta 2 mil 600 estudiantes de ingeniería, maestría y doctorado, puedan realizar prácticas en este empaquetado de semiconductores.
"Pudiéramos estar empaquetando cientos de miles por mes, en este caso debido a que la vocación del equipo va a ser educacional la idea va a ser que tenga un volúmen bajo pero en el que podamos estar demostrando la capacidad para distintos tipos de empaquetado", agregó Felix Cervantes, director de la empresa INFINEON Guadalajara
Actualmente hay 100 profesores capacitados en materia de semiconductores en todo el sistema educativo de Jalisco, 42 de ellos son de la UdeG.
La línea comenzará a operar en enero de 2026 y para agosto se tendría a la primera generación de profesionistas especializados.
"Estaríamos ya empezando a trabajar en el mes de enero por lo tanto ya nuestros estudiantes de última milla que es así como los conocemos de los dos últimos semestres ya estarían realizando prácticas en este equipo y estaríamos pensando que ya en agosto de 2026 tendríamos la primera generación y diciembre la segunda generación", dijo el rector.
Trabajamos al estilo Jalisco ⚡para ser la tierra de semiconductores del país. ???? Tendremos una nueva línea de ATP en el estado???? para consolidarnos como referente y avanzar hacia el ensamble, prueba y empaque de chips. pic.twitter.com/Grm1hC4uqE
— SEDECO JALISCO (@SedecoJalisco) October 28, 2025
La secretaria de Desarrollo Económico de Jalisco, Cindy Blanco, detalló que hay tres etapas en la producción de semiconductores y la entidad se especializa solo en una de ellas, sin embargo, con esta línea de aprendizaje en ATP que habrá en CUCEI, se inicia el camino para capacitar a profesionistas en otra etapa.
"Al día de hoy Jalisco tiene nada más como quien participación muy fuerte en la etapa de diseño y recordemos que para la creación de semiconductor hay tres etapas, el diseño en el cual ya somos fuertes, la fabricación que hoy como tal no se hace en México y es un tema que requiere mucho capital que se hace en lugares como China, Estados Unidos y en algunos países de la Unión Europea pero en la que sí tenemos una oportunidad es en ATP".
Según datos de la Secretaría de Desarrollo Económico, el 70 por ciento de las empresas de diseño de semiconductores de México, radican en Jalisco
¿En qué consiste el proceso ATP en semiconductores?
ATP son las siglas de Assembly, Testing and Packaging y según la Universidad Tecnológica de Jalisco se refiere al proceso de Ensamble, Pruebas y Empaque (EPE), donde los semiconductores son integrados a tarjetas PCB para cumplir funciones específicas.
Según un articulo de Elmer Epistola disponible en Wayback Machine, entre los diferentes procesos de ensamblado se comparten características como proporcionar al circuito integrado una estructura para su funcionamiento; protegen el circuito integrado del entorno; conectan el circuito integrado al exterior; y ayudan a optimizar el funcionamiento del dispositivo.
Tras esta etapa se procede a las pruebas ya que por diferentes motivos el circuito puede no funcionar.
Después viene el empaquetado que protege la matriz, conecta el chip a una placa u otros chips y puede disipar el calor, esto último de acuerdo al sitio Semiconductor Engineering.
En un artículo de McKinsey & Company, señala que “el empaquetado tradicional se concentra en mercados de bajo costo, donde China continental, el Sudeste Asiático y Taiwán representan aproximadamente el 75 % del suministro mundial. En comparación, Europa y Oriente Medio, y Estados Unidos representan cada uno menos del 5 % del suministro mundial de ATP tradicional”
Conoce más de los semiconductores | Video
SRN
